Entwicklung einer Methode zur Untersuchung der Zusammenhänge zwischen kritischen Designgrößen und Ausfällen bei der Produktion digitaler Logikchips

Design for Manufacturing (DfM) und Design for Test (DfT) sind der Schlüssel zur wirtschaftlichen Halbleiterproduktion der neuen Technologiegenerationen. Damit ein schnelles Ramp-up mit anschließend hoher Ausbeute erreicht werden kann, ist neben einer großen Robustheit gegenüber Fertigungstoleranzen zunehmend die rasche Identifizierung und Beseitigung der Ausfallursachen gefertigter Chips erforderlich.

In der Halbleiterindustrie werden Testergebnisse fehlerhafter Chips in bestimmte Kategorien unterteilt, um Design und Fertigung eine Rückmeldung über die Ausfallursachen zu geben. Fortschreitende Strukturverkleinerungen begünstigen allerdings zunehmend neue Fehlerursachen und haben daher durch längere Lernprozesse eine geringere Ausbeute während der Ramp-up-Phase zufolge. Um dieser Entwicklung standhalten zu können, ist ein engeres Zusammenwirken zwischen Design, Test und Fertigung unter besonderer Beachtung von DfM und DfT notwendig. Das Design muss eine hohe Ausbeute erlauben und der Chip muss effizient zu testen sein. ...